home *** CD-ROM | disk | FTP | other *** search
/ AmigActive 10 / AACD 10.iso / AACD / Games / MAME / src / drivers / ajax.c < prev    next >
C/C++ Source or Header  |  2000-04-04  |  16KB  |  424 lines
  1. /***************************************************************************
  2.  
  3. "AJAX/Typhoon"    (Konami GX770)
  4.  
  5. Driver by:
  6.     Manuel Abadia <manu@teleline.es>
  7.  
  8. TO DO:
  9. - Find the CPU core bug, that makes the 052001 to read from 0x0000
  10.  
  11. ***************************************************************************/
  12.  
  13. #include "driver.h"
  14. #include "vidhrdw/konamiic.h"
  15.  
  16. extern unsigned char *ajax_sharedram;
  17.  
  18. static WRITE_HANDLER( k007232_extvol_w );
  19. static WRITE_HANDLER( sound_bank_w );
  20.  
  21. /* from machine/ajax.c */
  22. WRITE_HANDLER( ajax_bankswitch_2_w );
  23. READ_HANDLER( ajax_sharedram_r );
  24. WRITE_HANDLER( ajax_sharedram_w );
  25. READ_HANDLER( ajax_ls138_f10_r );
  26. WRITE_HANDLER( ajax_ls138_f10_w );
  27. void ajax_init_machine( void );
  28. int ajax_interrupt( void );
  29.  
  30. /* from vidhrdw/ajax.c */
  31. int ajax_vh_start( void );
  32. void ajax_vh_stop( void );
  33. void ajax_vh_screenrefresh( struct osd_bitmap *bitmap, int fullrefresh );
  34.  
  35. /****************************************************************************/
  36.  
  37. static struct MemoryReadAddress ajax_readmem[] =
  38. {
  39.     { 0x0000, 0x01c0, ajax_ls138_f10_r },            /* inputs + DIPSW */
  40.     { 0x0800, 0x0807, K051937_r },                    /* sprite control registers */
  41.     { 0x0c00, 0x0fff, K051960_r },                    /* sprite RAM 2128SL at J7 */
  42.     { 0x1000, 0x1fff, MRA_RAM },        /* palette */
  43.     { 0x2000, 0x3fff, ajax_sharedram_r },            /* shared RAM with the 6809 */
  44.     { 0x4000, 0x5fff, MRA_RAM },                    /* RAM 6264L at K10*/
  45.     { 0x6000, 0x7fff, MRA_BANK2 },                    /* banked ROM */
  46.     { 0x8000, 0xffff, MRA_ROM },                    /* ROM N11 */
  47.     { -1 }
  48. };
  49.  
  50. static struct MemoryWriteAddress ajax_writemem[] =
  51. {
  52.     { 0x0000, 0x01c0, ajax_ls138_f10_w },            /* bankswitch + sound command + FIRQ command */
  53.     { 0x0800, 0x0807, K051937_w },                    /* sprite control registers */
  54.     { 0x0c00, 0x0fff, K051960_w },                    /* sprite RAM 2128SL at J7 */
  55.     { 0x1000, 0x1fff, paletteram_xBBBBBGGGGGRRRRR_swap_w, &paletteram },/* palette */
  56.     { 0x2000, 0x3fff, ajax_sharedram_w },            /* shared RAM with the 6809 */
  57.     { 0x4000, 0x5fff, MWA_RAM },                    /* RAM 6264L at K10 */
  58.     { 0x6000, 0x7fff, MWA_ROM },                    /* banked ROM */
  59.     { 0x8000, 0xffff, MWA_ROM },                    /* ROM N11 */
  60.     { -1 }
  61. };
  62.  
  63. static struct MemoryReadAddress ajax_readmem_2[] =
  64. {
  65.     { 0x0000, 0x07ff, K051316_0_r },        /* 051316 zoom/rotation layer */
  66.     { 0x1000, 0x17ff, K051316_rom_0_r },    /* 051316 (ROM test) */
  67.     { 0x2000, 0x3fff, ajax_sharedram_r },    /* shared RAM with the 052001 */
  68.     { 0x4000, 0x7fff, K052109_r },            /* video RAM + color RAM + video registers */
  69.     { 0x8000, 0x9fff, MRA_BANK1 },            /* banked ROM */
  70.     { 0xa000, 0xffff, MRA_ROM },            /* ROM I16 */
  71.     { -1 }
  72. };
  73.  
  74. static struct MemoryWriteAddress ajax_writemem_2[] =
  75. {
  76.     { 0x0000, 0x07ff, K051316_0_w },            /* 051316 zoom/rotation layer */
  77.     { 0x0800, 0x080f, K051316_ctrl_0_w },        /* 051316 control registers */
  78.     { 0x1800, 0x1800, ajax_bankswitch_2_w },    /* bankswitch control */
  79.     { 0x2000, 0x3fff, ajax_sharedram_w, &ajax_sharedram },/* shared RAM with the 052001 */
  80.     { 0x4000, 0x7fff, K052109_w },                /* video RAM + color RAM + video registers */
  81.     { 0x8000, 0x9fff, MWA_ROM },                /* banked ROM */
  82.     { 0xa000, 0xffff, MWA_ROM },                /* ROM I16 */
  83.     { -1 }
  84. };
  85.  
  86. static struct MemoryReadAddress ajax_readmem_sound[] =
  87. {
  88.     { 0x0000, 0x7fff, MRA_ROM },                /* ROM F6 */
  89.     { 0x8000, 0x87ff, MRA_RAM },                /* RAM 2128SL at D16 */
  90.     { 0xa000, 0xa00d, K007232_read_port_0_r },    /* 007232 registers (chip 1) */
  91.     { 0xb000, 0xb00d, K007232_read_port_1_r },    /* 007232 registers (chip 2) */
  92.     { 0xc001, 0xc001, YM2151_status_port_0_r },    /* YM2151 */
  93.     { 0xe000, 0xe000, soundlatch_r },            /* soundlatch_r */
  94.     { -1 }
  95. };
  96.  
  97. static struct MemoryWriteAddress ajax_writemem_sound[] =
  98. {
  99.     { 0x0000, 0x7fff, MWA_ROM },                    /* ROM F6 */
  100.     { 0x8000, 0x87ff, MWA_RAM },                    /* RAM 2128SL at D16 */
  101.     { 0x9000, 0x9000, sound_bank_w },                /* 007232 bankswitch */
  102.     { 0xa000, 0xa00d, K007232_write_port_0_w },        /* 007232 registers (chip 1) */
  103.     { 0xb000, 0xb00d, K007232_write_port_1_w },        /* 007232 registers (chip 2) */
  104.     { 0xb80c, 0xb80c, k007232_extvol_w },    /* extra volume, goes to the 007232 w/ A11 */
  105.                                             /* selecting a different latch for the external port */
  106.     { 0xc000, 0xc000, YM2151_register_port_0_w },    /* YM2151 */
  107.     { 0xc001, 0xc001, YM2151_data_port_0_w },        /* YM2151 */
  108.     { -1 }
  109. };
  110.  
  111.  
  112. INPUT_PORTS_START( ajax )
  113.     PORT_START    /* DSW #1 */
  114.     PORT_DIPNAME( 0x0f, 0x0f, DEF_STR( Coin_A ) )
  115.     PORT_DIPSETTING(    0x02, DEF_STR( 4C_1C ) )
  116.     PORT_DIPSETTING(    0x05, DEF_STR( 3C_1C ) )
  117.     PORT_DIPSETTING(    0x08, DEF_STR( 2C_1C ) )
  118.     PORT_DIPSETTING(    0x04, DEF_STR( 3C_2C ) )
  119.     PORT_DIPSETTING(    0x01, DEF_STR( 4C_3C ) )
  120.     PORT_DIPSETTING(    0x0f, DEF_STR( 1C_1C ) )
  121.     PORT_DIPSETTING(    0x03, DEF_STR( 3C_4C ) )
  122.     PORT_DIPSETTING(    0x07, DEF_STR( 2C_3C ) )
  123.     PORT_DIPSETTING(    0x0e, DEF_STR( 1C_2C ) )
  124.     PORT_DIPSETTING(    0x06, DEF_STR( 2C_5C ) )
  125.     PORT_DIPSETTING(    0x0d, DEF_STR( 1C_3C ) )
  126.     PORT_DIPSETTING(    0x0c, DEF_STR( 1C_4C ) )
  127.     PORT_DIPSETTING(    0x0b, DEF_STR( 1C_5C ) )
  128.     PORT_DIPSETTING(    0x0a, DEF_STR( 1C_6C ) )
  129.     PORT_DIPSETTING(    0x09, DEF_STR( 1C_7C ) )
  130.     PORT_DIPSETTING(    0x00, DEF_STR( Free_Play ) )
  131.     PORT_DIPNAME( 0xf0, 0xf0, DEF_STR( Coin_B ) )
  132.     PORT_DIPSETTING(    0x20, DEF_STR( 4C_1C ) )
  133.     PORT_DIPSETTING(    0x50, DEF_STR( 3C_1C ) )
  134.     PORT_DIPSETTING(    0x80, DEF_STR( 2C_1C ) )
  135.     PORT_DIPSETTING(    0x40, DEF_STR( 3C_2C ) )
  136.     PORT_DIPSETTING(    0x10, DEF_STR( 4C_3C ) )
  137.     PORT_DIPSETTING(    0xf0, DEF_STR( 1C_1C ) )
  138.     PORT_DIPSETTING(    0x30, DEF_STR( 3C_4C ) )
  139.     PORT_DIPSETTING(    0x70, DEF_STR( 2C_3C ) )
  140.     PORT_DIPSETTING(    0xe0, DEF_STR( 1C_2C ) )
  141.     PORT_DIPSETTING(    0x60, DEF_STR( 2C_5C ) )
  142.     PORT_DIPSETTING(    0xd0, DEF_STR( 1C_3C ) )
  143.     PORT_DIPSETTING(    0xc0, DEF_STR( 1C_4C ) )
  144.     PORT_DIPSETTING(    0xb0, DEF_STR( 1C_5C ) )
  145.     PORT_DIPSETTING(    0xa0, DEF_STR( 1C_6C ) )
  146.     PORT_DIPSETTING(    0x90, DEF_STR( 1C_7C ) )
  147. //    PORT_DIPSETTING(    0x00, "Coin Slot 2 Invalidity" )
  148.  
  149.     PORT_START    /* DSW #2 */
  150.     PORT_DIPNAME( 0x03, 0x02, DEF_STR( Lives ) )
  151.     PORT_DIPSETTING(    0x03, "2" )
  152.     PORT_DIPSETTING(    0x02, "3" )
  153.     PORT_DIPSETTING(    0x01, "5" )
  154.     PORT_DIPSETTING(    0x00, "7" )
  155.     PORT_DIPNAME( 0x04, 0x00, DEF_STR( Cabinet ) )
  156.     PORT_DIPSETTING(    0x00, DEF_STR( Upright ) )
  157.     PORT_DIPSETTING(    0x04, DEF_STR( Cocktail ) )
  158.     PORT_DIPNAME( 0x18, 0x10, DEF_STR( Bonus_Life ) )
  159.     PORT_DIPSETTING(    0x18, "30000 150000" )
  160.     PORT_DIPSETTING(    0x10, "50000 200000" )
  161.     PORT_DIPSETTING(    0x08, "30000" )
  162.     PORT_DIPSETTING(    0x00, "50000" )
  163.     PORT_DIPNAME( 0x60, 0x40, DEF_STR( Difficulty ) )
  164.     PORT_DIPSETTING(    0x60, "Easy" )
  165.     PORT_DIPSETTING(    0x40, "Normal" )
  166.     PORT_DIPSETTING(    0x20, "Difficult" )
  167.     PORT_DIPSETTING(    0x00, "Very difficult" )
  168.     PORT_DIPNAME( 0x80, 0x00, DEF_STR( Demo_Sounds ) )
  169.     PORT_DIPSETTING(    0x80, DEF_STR( Off ) )
  170.     PORT_DIPSETTING(    0x00, DEF_STR( On ) )
  171.  
  172.     PORT_START    /* DSW #3 */
  173.     PORT_DIPNAME( 0x01, 0x01, DEF_STR( Flip_Screen ) )
  174.     PORT_DIPSETTING(    0x01, DEF_STR( Off ) )
  175.     PORT_DIPSETTING(    0x00, DEF_STR( On ) )
  176.     PORT_DIPNAME( 0x02, 0x02, "Upright Controls" )
  177.     PORT_DIPSETTING(    0x02, "Single" )
  178.     PORT_DIPSETTING(    0x00, "Dual" )
  179.     PORT_SERVICE( 0x04, IP_ACTIVE_LOW )
  180.     PORT_DIPNAME( 0x08, 0x08, "Control in 3D Stages" )
  181.     PORT_DIPSETTING(    0x08, "Normal" )
  182.     PORT_DIPSETTING(    0x00, "Inverted" )
  183.     PORT_BIT( 0xf0, IP_ACTIVE_LOW, IPT_UNUSED )
  184.  
  185.     PORT_START    /* COINSW & START */
  186.     PORT_BIT( 0x01, IP_ACTIVE_LOW, IPT_COIN1 )
  187.     PORT_BIT( 0x02, IP_ACTIVE_LOW, IPT_COIN2 )
  188.     PORT_BIT( 0x04, IP_ACTIVE_LOW, IPT_COIN3 )    /* service */
  189.     PORT_BIT( 0x08, IP_ACTIVE_LOW, IPT_START1 )
  190.     PORT_BIT( 0x10, IP_ACTIVE_LOW, IPT_START2 )
  191.     PORT_BIT( 0x20, IP_ACTIVE_LOW, IPT_UNUSED )
  192.     PORT_BIT( 0x40, IP_ACTIVE_LOW, IPT_UNUSED )
  193.     PORT_BIT( 0x80, IP_ACTIVE_LOW, IPT_UNUSED )
  194.  
  195.     PORT_START    /* PLAYER 1 INPUTS */
  196.     PORT_BIT( 0x01, IP_ACTIVE_LOW, IPT_JOYSTICK_LEFT  | IPF_8WAY | IPF_PLAYER1 )
  197.     PORT_BIT( 0x02, IP_ACTIVE_LOW, IPT_JOYSTICK_RIGHT | IPF_8WAY | IPF_PLAYER1 )
  198.     PORT_BIT( 0x04, IP_ACTIVE_LOW, IPT_JOYSTICK_UP    | IPF_8WAY | IPF_PLAYER1 )
  199.     PORT_BIT( 0x08, IP_ACTIVE_LOW, IPT_JOYSTICK_DOWN  | IPF_8WAY | IPF_PLAYER1 )
  200.     PORT_BIT( 0x10, IP_ACTIVE_LOW, IPT_BUTTON1 | IPF_PLAYER1 )
  201.     PORT_BIT( 0x20, IP_ACTIVE_LOW, IPT_BUTTON2 | IPF_PLAYER1 )
  202.     PORT_BIT( 0x40, IP_ACTIVE_LOW, IPT_BUTTON3 | IPF_PLAYER1 )
  203.     PORT_BIT( 0x80, IP_ACTIVE_LOW, IPT_UNUSED )
  204.  
  205.     PORT_START    /* PLAYER 2 INPUTS */
  206.     PORT_BIT( 0x01, IP_ACTIVE_LOW, IPT_JOYSTICK_LEFT  | IPF_8WAY | IPF_PLAYER2 )
  207.     PORT_BIT( 0x02, IP_ACTIVE_LOW, IPT_JOYSTICK_RIGHT | IPF_8WAY | IPF_PLAYER2 )
  208.     PORT_BIT( 0x04, IP_ACTIVE_LOW, IPT_JOYSTICK_UP    | IPF_8WAY | IPF_PLAYER2 )
  209.     PORT_BIT( 0x08, IP_ACTIVE_LOW, IPT_JOYSTICK_DOWN  | IPF_8WAY | IPF_PLAYER2 )
  210.     PORT_BIT( 0x10, IP_ACTIVE_LOW, IPT_BUTTON1 | IPF_PLAYER2 )
  211.     PORT_BIT( 0x20, IP_ACTIVE_LOW, IPT_BUTTON2 | IPF_PLAYER2 )
  212.     PORT_BIT( 0x40, IP_ACTIVE_LOW, IPT_BUTTON3 | IPF_PLAYER2 )
  213.     PORT_BIT( 0x80, IP_ACTIVE_LOW, IPT_UNUSED )
  214. INPUT_PORTS_END
  215.  
  216.  
  217.  
  218. static struct YM2151interface ym2151_interface =
  219. {
  220.     1,
  221.     3579545,    /* 3.58 MHz */
  222.     { YM3012_VOL(100,MIXER_PAN_LEFT,100,MIXER_PAN_RIGHT) },
  223.     { 0 },
  224. };
  225.  
  226. /*    sound_bank_w:
  227.     Handled by the LS273 Octal +ve edge trigger D-type Flip-flop with Reset at B11:
  228.  
  229.     Bit    Description
  230.     ---    -----------
  231.     7    CONT1 (???) \
  232.     6    CONT2 (???) / One or both bits are set to 1 when you kill a enemy
  233.     5    \
  234.     3    / 4MBANKH
  235.     4    \
  236.     2    / 4MBANKL
  237.     1    \
  238.     0    / 2MBANK
  239. */
  240.  
  241. static WRITE_HANDLER( sound_bank_w )
  242. {
  243.     unsigned char *RAM;
  244.     int bank_A, bank_B;
  245.  
  246.     /* banks # for the 007232 (chip 1) */
  247.     RAM = memory_region(REGION_SOUND1);
  248.     bank_A = 0x20000 * ((data >> 1) & 0x01);
  249.     bank_B = 0x20000 * ((data >> 0) & 0x01);
  250.     K007232_bankswitch(0,RAM + bank_A,RAM + bank_B);
  251.  
  252.     /* banks # for the 007232 (chip 2) */
  253.     RAM = memory_region(REGION_SOUND2);
  254.     bank_A = 0x20000 * ((data >> 4) & 0x03);
  255.     bank_B = 0x20000 * ((data >> 2) & 0x03);
  256.     K007232_bankswitch(1,RAM + bank_A,RAM + bank_B);
  257. }
  258.  
  259. static void volume_callback0(int v)
  260. {
  261.     K007232_set_volume(0,0,(v >> 4) * 0x11,0);
  262.     K007232_set_volume(0,1,0,(v & 0x0f) * 0x11);
  263. }
  264.  
  265. static WRITE_HANDLER( k007232_extvol_w )
  266. {
  267.     /* channel A volume (mono) */
  268.     K007232_set_volume(1,0,(data & 0x0f) * 0x11/2,(data & 0x0f) * 0x11/2);
  269. }
  270.  
  271. static void volume_callback1(int v)
  272. {
  273.     /* channel B volume/pan */
  274.     K007232_set_volume(1,1,(v & 0x0f) * 0x11/2,(v >> 4) * 0x11/2);
  275. }
  276.  
  277. static struct K007232_interface k007232_interface =
  278. {
  279.     2,            /* number of chips */
  280.     { REGION_SOUND1, REGION_SOUND2 },    /* memory regions */
  281.     { K007232_VOL(20,MIXER_PAN_CENTER,20,MIXER_PAN_CENTER),
  282.         K007232_VOL(50,MIXER_PAN_LEFT,50,MIXER_PAN_RIGHT) },/* volume */
  283.     { volume_callback0,  volume_callback1 }    /* external port callback */
  284. };
  285.  
  286.  
  287.  
  288. static struct MachineDriver machine_driver_ajax =
  289. {
  290.     {
  291.         {
  292.             CPU_KONAMI,    /* Konami Custom 052001 */
  293.             3000000,    /* 12/4 MHz*/
  294.             ajax_readmem,ajax_writemem,0,0,
  295.             ajax_interrupt,1    /* IRQs triggered by the 051960 */
  296.         },
  297.         {
  298.             CPU_M6809,    /* 6809E */
  299.             3000000,    /* ? */
  300.             ajax_readmem_2, ajax_writemem_2,0,0,
  301.             ignore_interrupt,1    /* FIRQs triggered by the 052001 */
  302.         },
  303.         {
  304.             CPU_Z80,    /* Z80A */
  305.             3579545,    /* 3.58 MHz */
  306.             ajax_readmem_sound, ajax_writemem_sound,0,0,
  307.             ignore_interrupt,0    /* IRQs triggered by the 052001 */
  308.         }
  309.     },
  310.     60, DEFAULT_60HZ_VBLANK_DURATION,
  311.     10,
  312.     ajax_init_machine,
  313.  
  314.     /* video hardware */
  315.     64*8, 32*8, { 14*8, (64-14)*8-1, 2*8, 30*8-1 },
  316.     0,    /* gfx decoded by konamiic.c */
  317.     2048, 2048,
  318.     0,
  319.     VIDEO_TYPE_RASTER | VIDEO_MODIFIES_PALETTE,
  320.     0,
  321.     ajax_vh_start,
  322.     ajax_vh_stop,
  323.     ajax_vh_screenrefresh,
  324.  
  325.     /* sound hardware */
  326.     SOUND_SUPPORTS_STEREO,0,0,0,
  327.     {
  328.         {
  329.             SOUND_YM2151,
  330.             &ym2151_interface
  331.         },
  332.         {
  333.             SOUND_K007232,
  334.             &k007232_interface
  335.         }
  336.     }
  337. };
  338.  
  339.  
  340.  
  341. ROM_START( ajax )
  342.     ROM_REGION( 0x28000, REGION_CPU1 )    /* 052001 code */
  343.     ROM_LOAD( "m01.n11",    0x10000, 0x08000, 0x4a64e53a )    /* banked ROM */
  344.     ROM_CONTINUE(            0x08000, 0x08000 )                /* fixed ROM */
  345.     ROM_LOAD( "l02.n12",    0x18000, 0x10000, 0xad7d592b )    /* banked ROM */
  346.  
  347.     ROM_REGION( 0x22000, REGION_CPU2 )    /* 64k + 72k for banked ROMs */
  348.     ROM_LOAD( "l05.i16",    0x20000, 0x02000, 0xed64fbb2 )    /* banked ROM */
  349.     ROM_CONTINUE(            0x0a000, 0x06000 )                /* fixed ROM */
  350.     ROM_LOAD( "f04.g16",    0x10000, 0x10000, 0xe0e4ec9c )    /* banked ROM */
  351.  
  352.     ROM_REGION( 0x10000, REGION_CPU3 )    /* 64k for the SOUND CPU */
  353.     ROM_LOAD( "h03.f16",    0x00000, 0x08000, 0x2ffd2afc )
  354.  
  355.     ROM_REGION( 0x080000, REGION_GFX1 )    /* graphics (addressable by the main CPU) */
  356.     ROM_LOAD( "770c13",        0x000000, 0x040000, 0xb859ca4e )    /* characters (N22) */
  357.     ROM_LOAD( "770c12",        0x040000, 0x040000, 0x50d14b72 )    /* characters (K22) */
  358.  
  359.     ROM_REGION( 0x100000, REGION_GFX2 )    /* graphics (addressable by the main CPU) */
  360.     ROM_LOAD( "770c09",        0x000000, 0x080000, 0x1ab4a7ff )    /* sprites (N4) */
  361.     ROM_LOAD( "770c08",        0x080000, 0x080000, 0xa8e80586 )    /* sprites (K4) */
  362.  
  363.     ROM_REGION( 0x080000, REGION_GFX3 )    /* graphics (addressable by the main CPU) */
  364.     ROM_LOAD( "770c06",        0x000000, 0x040000, 0xd0c592ee )    /* zoom/rotate (F4) */
  365.     ROM_LOAD( "770c07",        0x040000, 0x040000, 0x0b399fb1 )    /* zoom/rotate (H4) */
  366.  
  367.     ROM_REGION( 0x0200, REGION_PROMS )
  368.     ROM_LOAD( "63s241.j11",    0x0000, 0x0200, 0x9bdd719f )    /* priority encoder (not used) */
  369.  
  370.     ROM_REGION( 0x040000, REGION_SOUND1 )    /* 007232 data (chip 1) */
  371.     ROM_LOAD( "770c10",        0x000000, 0x040000, 0x7fac825f )
  372.  
  373.     ROM_REGION( 0x080000, REGION_SOUND2 )    /* 007232 data (chip 2) */
  374.     ROM_LOAD( "770c11",        0x000000, 0x080000, 0x299a615a )
  375. ROM_END
  376.  
  377. ROM_START( ajaxj )
  378.     ROM_REGION( 0x28000, REGION_CPU1 )    /* 052001 code */
  379.     ROM_LOAD( "770l01.bin",    0x10000, 0x08000, 0x7cea5274 )    /* banked ROM */
  380.     ROM_CONTINUE(            0x08000, 0x08000 )                /* fixed ROM */
  381.     ROM_LOAD( "l02.n12",    0x18000, 0x10000, 0xad7d592b )    /* banked ROM */
  382.  
  383.     ROM_REGION( 0x22000, REGION_CPU2 )    /* 64k + 72k for banked ROMs */
  384.     ROM_LOAD( "l05.i16",    0x20000, 0x02000, 0xed64fbb2 )    /* banked ROM */
  385.     ROM_CONTINUE(            0x0a000, 0x06000 )                /* fixed ROM */
  386.     ROM_LOAD( "f04.g16",    0x10000, 0x10000, 0xe0e4ec9c )    /* banked ROM */
  387.  
  388.     ROM_REGION( 0x10000, REGION_CPU3 )    /* 64k for the SOUND CPU */
  389.     ROM_LOAD( "770f03.bin",    0x00000, 0x08000, 0x3fe914fd )
  390.  
  391.     ROM_REGION( 0x080000, REGION_GFX1 )    /* graphics (addressable by the main CPU) */
  392.     ROM_LOAD( "770c13",        0x000000, 0x040000, 0xb859ca4e )    /* characters (N22) */
  393.     ROM_LOAD( "770c12",        0x040000, 0x040000, 0x50d14b72 )    /* characters (K22) */
  394.  
  395.     ROM_REGION( 0x100000, REGION_GFX2 )    /* graphics (addressable by the main CPU) */
  396.     ROM_LOAD( "770c09",        0x000000, 0x080000, 0x1ab4a7ff )    /* sprites (N4) */
  397.     ROM_LOAD( "770c08",        0x080000, 0x080000, 0xa8e80586 )    /* sprites (K4) */
  398.  
  399.     ROM_REGION( 0x080000, REGION_GFX3 )    /* graphics (addressable by the main CPU) */
  400.     ROM_LOAD( "770c06",        0x000000, 0x040000, 0xd0c592ee )    /* zoom/rotate (F4) */
  401.     ROM_LOAD( "770c07",        0x040000, 0x040000, 0x0b399fb1 )    /* zoom/rotate (H4) */
  402.  
  403.     ROM_REGION( 0x0200, REGION_PROMS )
  404.     ROM_LOAD( "63s241.j11",    0x0000, 0x0200, 0x9bdd719f )    /* priority encoder (not used) */
  405.  
  406.     ROM_REGION( 0x040000, REGION_SOUND1 )    /* 007232 data (chip 1) */
  407.     ROM_LOAD( "770c10",        0x000000, 0x040000, 0x7fac825f )
  408.  
  409.     ROM_REGION( 0x080000, REGION_SOUND2 )    /* 007232 data (chip 2) */
  410.     ROM_LOAD( "770c11",        0x000000, 0x080000, 0x299a615a )
  411. ROM_END
  412.  
  413.  
  414. static void init_ajax(void)
  415. {
  416.     konami_rom_deinterleave_2(REGION_GFX1);
  417.     konami_rom_deinterleave_2(REGION_GFX2);
  418. }
  419.  
  420.  
  421.  
  422. GAME( 1987, ajax, 0,     ajax, ajax, ajax, ROT90, "Konami", "Ajax" )
  423. GAME( 1987, ajaxj, ajax, ajax, ajax, ajax, ROT90, "Konami", "Ajax (Japan)" )
  424.